半導体の微細化が進むにつれ、パターニング変動の微妙な影響を理解することがデバイス性能の最適化において極めて重要となっている。PDF Solutionsとブレシア大学の研究者による最近のIEEE論文*は、ゲート間隔とフィン間隔のわずかな変化が機械的応力の変調を通じてトランジスタ性能に重大な影響を与え得ることを明らかにした。7nm FinFET技術では駆動電流の変動が最大13%に達する。
課題：パターン変動と応力工学の融合
現代のFinFETデバイスは性能向上のために機械的応力に大きく依存している。
PMOSトランジスタはSiGeソース/ドレイン領域を用いて圧縮応力を導入し、ホール移動度を向上させる一方、NMOSデバイスはプロセス全体およびデバイス構造によって導入される引張応力成分の恩恵を受ける可能性がある。
しかしながら、ゲート用の自己整合二重パターニング（SADP）やフィン用の自己整合四重パターニング（SAQP）といった高度なパターニング技術は、クリティカルディメンションの制御には優れているものの、特徴間の間隔に変動をもたらす。
この間隔変動は、エピタキシャル成長したソース／ドレイン領域の体積と形態に直接影響を及ぼし、これがチャネル応力を変調し、最終的にキャリア移動度と駆動電流に影響を与える。
主な知見：ポリピッチ効果
研究チームは、ポリピッチ（±7%）とフィンピッチ（±10%）の両方に系統的な変動を持たせた特殊な試験構造を設計し、これらの影響を分離・定量化した。
PMOSデバイスは、ポリ間隔の変化に対して最も単純な応答を示した：
- 試験範囲全体で駆動電流が-11%から+7%まで直線的に変化した
- ポリ間隔の拡大はSiGe応力源体積を増加させ、縦方向圧縮応力を増大させる
- 支配的なメカニズムは、チャネル内における応力増強型正孔移動度である
NMOSデバイスはより複雑な、非線形的な挙動を示した：
- パフォーマンスの変化は-13％から+5％の範囲であった
- この効果は主にエピタキシャル成長ではなく、タングステン接点充填に起因する
- 垂直方向と縦方向の応力成分は互いに部分的に相殺し合う
重要な点として、チームは厳密なY関数デエンベディング解析を用いて、寄生抵抗が間隔によって大きく変化する（PMOSでは最大+30%）一方で、性能変動の主な要因は本質的なチャネル移動度の変調であり、寄生効果ではないことを確認した。
フィンピッチの影響：小さいが依然として重要
フィンピッチの変動はより控えめながらも、依然として測定可能な影響をもたらした：
- NMOS: ±7%のフィンピッチ変化に対する±2%の電流変動
- PMOS: 同一ピッチ範囲における±1%の変動
PMOSデバイスへの影響が小さいことは、SiGe応力材料を使用していることを考えると直感に反する。その説明は競合する応力成分にある：フィン間隔が増加すると、有益な垂直応力の改善が縦方向応力の減少によって相殺される。
ピッチ歩行問題
SAQPのパターン形成プロセス自体から興味深い複雑性が生じる。マンドレルの円筒径変動により「ピッチウォーキング」と呼ばれる現象が発生し、隣接するフィン間の間隔が変動する一方で、4ピッチ幅の合計は一定に保たれる。これはフィン配列内の配置に応じて4フィンデバイスに異なる影響を与え、設計者が考慮すべき3つの異なる感度パターンを生み出す。
TCAD検証と物理的メカニズム
本研究の強みは、シリコン測定とSynopsys Sentaurusを用いた包括的な3D TCADシミュレーションを組み合わせた点にある。シミュレーションには以下が含まれた：
- エピタキシャル成長の格子運動モンテカルロ法モデリング
- 格子不整合を考慮した熱機械応力計算
- タングステン接点堆積による熱膨張効果
- 応力依存性移動性モデリング
シミュレーションと測定結果の優れた一致は、物理的理解を実証するとともに、設計最適化のための予測的枠組みを提供する。
設計と製造への影響
これらの知見にはいくつかの実践的な示唆がある：
- 厳密なピッチ制御が不可欠である：ポリマー間隔の変動に伴う13％の性能変動は製品性能に重大な影響を及ぼすため、厳密な工程管理が極めて重要となる。
- レイアウト依存効果をモデル化する必要がある：標準セルライブラリと設計ツールは、これらの応力関連のレイアウト依存性を考慮に入れる必要がある。
- デバイス配置は重要である：4フィンデバイスでは、SAQPマンドレルに対する位置合わせにより、配置依存性の感度が生まれ、マッチングと変動性に影響を与える。
- デバイス種別による感度の差異：PMOSはポリピッチに対する感度が高く、NMOSはフィンピッチの影響を強く受ける——設計者はこの知見を戦略的に活用できる。
展望：ゲート・オール・アラウンドの考察
本研究はバルクFinFETに焦点を当てているが、著者らはこの手法が次世代のゲート・オール・アラウンド（GAA）ナノシートトランジスタにも拡張可能であると指摘している。ただし、大幅な再調整が必要となる。GAAの根本的に異なる構造——連続したフィンではなく解放されたナノシート——は、より複雑なひずみ結合メカニズムと異なる応力伝播経路を生み出す。
結論
この包括的研究は、機械的応力調整が先進CMOS性能において依然として重要でありながら、時に過小評価されがちな要素であることを実証している。業界の微細化が進むにつれ、レイアウト起因の応力効果を理解し制御することは、性能目標の達成とばらつきの最小化のためにますます重要となる。
プロセス技術者にとって、メッセージは明確だ：ポリ-ポリ間隔制御は、クリティカルディメンション制御と同等の注意を払う価値がある。設計者にとって：レイアウトはこれまで以上に重要であり、先進ノードでは応力考慮設計手法はもはや任意ではない。
アンジェロ・ロッソーニ、トマシュ・ブロゼク、ゾルト・M・コヴァチ＝ヴァイナによる研究論文「ゲートとフィン空間の変動が応力変調とFinFETトランジスタ性能に及ぼす影響」の全文が、IEEE Transactions on Electron Devices誌に掲載された。