더 많은 데이터, 더 많은 통합, 동일한 마감일
에드 스퍼링/반도체 엔지니어링 진행
전문가들의 대담: 반도체 엔지니어링(SE)은 칩 설계와 EDA 도구의 미래에 대해 캐던스 CEO 립부 탄, ARM CEO 사이먼 세가스, 지멘스 IC EDA 부사장 조셉 사위키, PDF 솔루션의 CEO 존 키바리안, 리얼 인텐트의 사장 겸 CEO 프라카시 나라인 , IC 매니지의 사장 겸 CEO 딘 드라코, 실바코의 CEO 바박 타헤리 등이 함께했습니다. 다음은 SEMI ESD 얼라이언스가 주최한 패널 토론의 발췌 내용입니다.
SE: 우리는 균일한 평면 설계의 세계에서 이질적이고 다중 다이 패키지의 세계로 이동하고 있습니다. 따라서 일부는 진화적인 변화일 수 있지만, 여전히 큰 도약입니다. 이는 설계와 도구, 그리고 신뢰성에 어떤 의미를 가질까요?
키바리안: 모놀리식 칩을 만들 때는 가치의 95%가 그 칩을 생산하는 파운드리 건물에 있었습니다. 그런 다음 웨이퍼 분류 단계로 넘어가고, 수율 99.99%를 목표로 한 패키징은 부차적인 고려사항이었죠. 그다음은 속도 분류와 테스트였습니다. 테스트는 공정 흐름의 마지막 단계에 위치했고, 단순히 최종 점검 역할에 불과했습니다. 하지만 대부분의 칩릿 방식 전략을 보면 테스트가 공정 중간에 위치합니다. 패널 통합이든 재구성 웨이퍼든, 다수의 칩을 패키징하고 결합하는 과정에서 상당한 가치가 창출됩니다. 제조 공정이 훨씬 복잡해졌고, 위험 부담은 파운드리보다는 제품 그룹에 더 많이 있습니다. 조립 공정에서 더 정교한 스크리닝 접근법과 더 많은 데이터가 요구되며, 이는 훨씬 더 중요해졌습니다. 공급망 전반에 걸친 통합은 이제 신뢰성을 높이고 비용 및 수율을 기대 수준으로 끌어올리기 위한 필수 요건입니다. 과거에는 주로 화학적·물리적 공정이었던 반면, 현재는 매우 기계적인 공정으로 전환되었습니다.