最先端のイノベーションがパッケージ分野にも波及しており、業界が測定すべき項目、データの流れ方、そして誰が連携すべきかといった点に変化をもたらしています。これが特性評価とテストにどのような意味を持つのか、IMAPS CHIPcon 2026におけるラムネ・ナギセッティ氏の IMAPS CHIPcon 2026でのプレゼンテーションを基に解説します。
何十年もの間、半導体の進歩といえば、トランジスタの「小型化、高速化、低コスト化」が中心でした。その時代は終わっていませんが、現在では他の要素も台頭しています。最先端のイノベーションは、高度なパッケージングによってますます牽引されるようになっており、かつては明確だったフロントエンド（シリコン）とバックエンド（パッケージング）の境界線は、次第に曖昧になりつつあります。以下では、この変化を牽引している要因と、パッケージングの複雑さを強みに変えるために業界が必要とする3つの能力について解説します。
なぜ、先進的なパッケージングが最先端のイノベーションの主な原動力となっているのでしょうか？
ムーアの法則は、第3のベクトルに沿って進化してきました。本来のムーアの法則は経済的な観察結果であり、トランジスタ1個あたりのコストがおよそ2年ごとに半減するというものでした。 デナード・スケーリング（微細化）は2000年代初頭に頭打ちとなったが、性能は「材料およびデバイスの革新（ひずみシリコン、高誘電率金属ゲート、FinFET、ゲート・オール・アラウンド）」と「設計・技術の共同最適化（DTCO）」（拡散ブレークやコンタクト・オーバーアクティブ・ゲートから裏面電力供給に至るまで）という2つの新たな経路に沿って向上し続けた。
3つ目の要素は、先進的なパッケージングと異種集積であり、これによりシステム・テクノロジーの共同最適化（STCO）が可能になります。私たちがよく例えるように、もしシリコンがチェス盤上の「王」だとすれば、先進的なパッケージングは「女王」に相当します。汎用性が高く、強力で、戦略的な存在なのです。
この変化は、実際にはどれほどの規模なのでしょうか？
ロードマップを再構築するほどの規模。ブルームバーグ・インテリジェンスの最近のレポートによると、2.5Dおよび3Dパッケージング市場は年平均成長率（CAGR）約26％で拡大し、2033年までに約800億ドルに達すると予測されている。クラウドAIや自律型アプリケーションではハイブリッドボンディングが主流のソリューションとなりつつあり、設計において演算能力やメモリが追加されるにつれて、AIパッケージのサイズは数倍に拡大する見込みだ。
最先端の技術では、すでにこの傾向が見られます。フラッグシップ級のAI製品では、大型のシリコンインターポーザー上に、レチクル数に制限のある複数のダイを統合し、高帯域幅メモリを積層しています。インターポーザーのロードマップでは、14レチクル以上が目指されています。先進的なパッケージング技術は、性能向上のための不可欠な手段となっています。
高度なパッケージングは、特性評価にどのような変化をもたらすのでしょうか？
高度なパッケージングには、歩留まりへの影響や欠陥メカニズム、埋没ボイド、オーバーレイ／位置ずれエラー、アクティブシリコンへ伝達される機械的応力といった課題があります。そこで当社は現在、従来シリコンで一般的に用いられてきた実績のあるテストチップ特性評価手法を、RDL、マイクロバンプ、TSV、ハイブリッドボンディング界面などのパッケージング要素にも適用しています。 シリコン向けに800件以上のキャラクター化ビークル（CV®）設計をテープアウトしてきた実績を持つPDF Solutionsは、以下の2種類のテストチップに同様の手法を適用しています：
- ショートフロー試験用チップ— 速度と感度を重視して設計されています。 ハイブリッドボンディング用CV（コンフォーマル・ベンド）は、約0.5～5 ppbの検出感度で10⁸～10⁹個規模のパッドをテスト可能であり、ウェーハエッジに至るまで優れた空間分解能を発揮します。パッドの形状、サイズ、ピッチ、密度にわたるDOE（設計実験）を網羅的に実施することで、埋没ボイドやソフト／ハードオープン（断線）を検出するとともに、オーバーレイやプロセスウィンドウの感度を評価し、故障解析のための欠陥位置を特定します。これらを低コストかつ迅速なターンアラウンドで実現します。
- フルフロー試験用チップ— アクティブトランジスタや回路を追加し、解像度を高めることで、デバイスや配線への機械的・応力的な影響、プロセス統合による影響（CMPによるディッシング／侵食、熱膨張）、および電気的完全性（TSVからシリコンへのリーク、静電容量、抵抗、断線）を定量的に評価します。 組み込み型応力モニターは、ダイの薄化、シングレーション、パッケージングの前後、ウェーハ選別、最終テスト、バーンインの各段階で読み取りが可能であり、JTAGやその他のインターフェースを介してテストを行うことができます。PDFはECTCで、基板が薄くなるほど応力が最大となり、テスト温度が高くなるにつれて応力が緩和されることを示す結果を発表しています。
測定の問題が解決されたのなら、なぜチプレットのデータは依然として利用しにくいのでしょうか？
チップレット製品は、分散化されたサプライチェーンを経由して製造されるためです。ウェーハは、異なるノードの複数のファウンドリから供給され、ダイは「ダイ間」「ダイ・ウェーハ間」「ウェーハ間」の組み立てを経て結合され、パネルは個々に切り離されて表面実装され、最終的にすべてが組立・テスト工程で集約されます。 各工程は、独自のデータマートと資材の引き継ぎを持つ施設であり、その結果、データは散在し、サイロ化され、ユニットレベルでの追跡が困難になっています。率直に言えば、このデータはAI対応になっていないのです。
また、チプレットはテストのパラダイムを3つの点で同時に変革します。すなわち、ダイ数とインターフェースの増加（故障モードの増加とカバレッジ要件の拡大）、テスト工程とデータの増加（ファブ、ウェーハソート、組立、パッケージテスト、最終テスト、バーンイン、SLT）、そして相互に依存する意思決定（ある工程の結果が次の工程に影響を与えるため、エラーが累積する）です。従来の段階的なテスト手法では、上流工程の知見が考慮されず、歩留まり、品質、性能の向上の機会を逃してしまっています。
「データ・フィードフォワード」とは何か、そしてなぜそれが重要なのか？
データ・フィード・フォワード（DFF） は、「分散したサプライチェーン全体において、適切なデータを適切な場所に適切なタイミングで届けるにはどうすればよいか」という基本的な問いに対する答えです。DFFはストレージの概念ではなく運用上の概念 であり、その目的は、 初期段階のデータをリアルタイムの生産 判断に活用し、上流の成果を下流のプロセスインテリジェンスへと転換することにあります。 DFFは、以下の5つの層にわたって閉ループとして機能します：
- 収集— ウェーハの選別、プローブ、および早期挿入に関するデータ（パラメトリックデータ、ビニング、ウェーハマップ、コンテキスト）を取り込む。
- 変換— 特徴量エンジニアリング、ルール、およびモデル推論を通じて、生データを予測値に変換します。
- トランスポート— APIやパイプラインを通じて、各拠点やパートナー間で成果物を安全に配信します。
- 適用— 結果を後段のビン、スキップ、調整、またはフラグに渡しします。
- 結果を記録し、トレーサビリティを確保するとともに、モデルの継続的な改善につなげましょう。
各レイヤーは、それ以前のデータに付加価値を与え、それを活用します。これこそが、AIを活用したテストを単一の挿入ポイントに縛られることなく、スケーラブルなものにしているのです。
データを連携させることで、どのようなメリットがあるのでしょうか？
連携されたデータは、 以下の3つの分野において、より優れたモデル、より優れた意思決定、そしてより優れた製品につながります：
- 効率性— デバイスごとのテストカバレッジを適正化：冗長性を削減し、Vminの探索範囲を絞り込んでリスクのないテスト時間の短縮を図り、正常と予測されるユニットについてはバーンインを選択的に回避する（これにより、リスクのあるデバイス向けのテスト容量を確保する）。
- 品質— トリム誤りを防ぐためのトリム目標値を予測し、各施設およびパートナー間でテストの閾値を統一し、挿入部位間のドリフトを検出することで、品質管理を事後対応型から予測型へと転換します。
- パフォーマンス— インラインAIモデルに上流工程の履歴情報を組み込むことで、コンテキストに応じた適応型テスト、よりスマートな格付けとルーティング、およびコストとパフォーマンスを最適化するアセンブリの決定を実現します。ある業界リーダーが指摘したように、高度なパッケージは高価すぎて廃棄できないため、綿密な特性評価と格付けがこれまで以上に重要になっています。
PDF Solutionsは、これをどのように実現しているのでしょうか？
汎用ツールを流用したものではなく、半導体サプライチェーン向けに構築されたインフラを通じて実現されます。Exensio®プラットフォームは、ファブ、OSAT、テスト（FDC、ウェーハソート、最終テスト、組立）にわたるデータをエンドツーエンドで統合します。インラインでのトレーサビリティとスケーラブルな分析機能により、先進パッケージングにおける多段挿入やフィードフォワードのニーズに対応します。一方、Exensio StudioAIは適応型テストのためのModelOpsレイヤーを提供します。静的なビニングルールの代わりに、ダイとプロセスの履歴の相関関係に基づいて学習されたAIモデルが継続的に更新され、半導体業界で最も広く採用されているセキュアなリモート接続ソリューション「secureWISE」によって実現される セキュアなデータ交換ネットワーク を介して、サプライチェーン全体に展開されます。 これは従来の適応型テストとは本質的に異なる提案であり、まさに現在のマルチチプレットアセンブリが求めているものです。
主なポイントは何か？
- 最先端のイノベーションは現在、高度なパッケージングによって牽引されており、フロントエンドとバックエンドの境界は曖昧になりつつあります。特に、300mmのツールセットがパッケージ統合に用いられる分野では、その傾向が顕著です。
- かつてはシリコンに限定されていた高度なテストチップ特性評価手法が、現在ではパッケージング分野においても、ショートフローおよびフルフローのテストベークルを通じて適用されるようになっている。
- サイロ間のデータの整合と統合は、AI対応データセットの基盤となるものです。
- データフィードフォワード――古くからあるが、今まさにその真価が問われている――は、閉ループとして運用されることで、効率、品質、パフォーマンスを向上させる。
- チップレットベースのアーキテクチャがその可能性を最大限に発揮するには、データの連携とエコシステム間の連携が不可欠である。
この業界は転換点を迎えています。データの特徴付けは完了し、データアーキテクチャも理解され、分析プラットフォームも整備されています。あとは、企業や地域を越えてデータが製品に追随するような緊密な連携を確立し、AI対応のデータセットを構築して、包装業界に最高水準のAI機能をもたらすことです。
さらに詳しく知りたい方は、PDF Solutionsまでお問い合わせください。高度なパッケージング特性評価、Data Feed Forward、およびExensioプラットフォームについて、www.pdf.comおよびこちらからご確認いただけます。
参考文献
- ブルームバーグ・インテリジェンス、先進半導体パッケージング市場の成長見通し（2.5D/3D市場、年平均成長率（CAGR）約26％、2033年までに約800億ドル）。
- TSMCのCoWoS®ロードマップにおける、14レチクルおよびそれ以降に向けたインターポーザーの微細化に関する議論。
- S. Saxena ら、IEEE ECTC、2022年；A. Piadena ら、IEEE ECTC、2024年（先進パッケージングにおける機械的応力モニタリングの結果）。
- K. ラーセン（Synopsys）、3DICの統合オプションと設計の自由度。