초록: 선진 CMOS 노드에서의 소자 미세화는 패터닝 한계와 복잡한 3차원 트랜지스터 통합 방식 때문에 점점 더 어려워지고 있다. 이는 또한 소자들이 패터닝 변동성에 더 민감해지게 만든다. 본 연구는 7nm 핀FET 트랜지스터에서 스트레스 유발 성능 변동에 대한 폴리 피치 및 핀 피치 변동성의 영향을 조사한다. 패터닝 과정 중 크리티컬 디멘션(CD)의 변동은 핀 폭과 간격을 변경시켜 소자 특성 변화를 초래할 수 있다. 포괄적인 테스트 구조를 활용해 장치 민감도를 평가하고, 효과를 모델링하기 위해 TCAD 시뮬레이션을 수행했다. 결과는 NMOS 및 PMOS 장치 모두 폴리 간격과 핀 간격에 민감함을 확인시켜 주었다. NMOS 장치는 구동 전류가 최대 13% 저하되는 반면, PMOS 장치는 구동 전류가 -11%에서 +7%까지 변동하는 것으로 나타났다. 이러한 효과의 주요 원인은 응력 변조, 특히 에피택셜 성장된 소스/드레인 영역의 부피 및 형상 변화에 기인합니다. 이러한 결과는 핀FET 성능에서 기계적 응력의 중요성을 부각시키며, 변동성을 최소화하고 장치 파라메트릭 목표를 최적화하기 위한 피치 제어의 중요성을 강조합니다.
키워드: 핀FET, 7nm 기술, TCAD, 폴리 피치, 핀 피치, 기계적 응력, 트랜지스터 성능
아래 양식을 작성하여 논문을 다운로드하세요:
본 정보를 다운로드함으로써, 저는 PDF Solutions, Inc.가 본 문서에 제공된 제 정보를 사용하여 제품 및 서비스 관련 연락을 할 수 있다는 데 동의합니다. 이는 제가 이전에 해당 연락 수신을 거부한 경우에도 적용됩니다. 당사의 개인정보 처리방침 및 개인정보 보호에 대한 약속에 관한 정보는개인정보 처리방침을 참조하시기 바랍니다.