要旨：先進CMOSノードにおけるデバイス微細化は、パターニングの限界と複雑な3次元トランジスタ集積方式により困難化している。これによりデバイスはパターニング変動の影響をより受けやすくなる。本研究では、7nm FinFETトランジスタにおける応力誘起性能変動に対するポリピッチおよびフィンピッチ変動の影響を調査した。パターニング時のクリティカルディメンション（CD）変動はフィン幅と間隔を変化させ、デバイス特性に影響を与える。 包括的なテスト構造を用いてデバイス感度を評価し、影響をモデル化するためのTCADシミュレーションを実施した。結果から、NMOSデバイスとPMOSデバイス双方がポリ間隔に敏感であることが確認された。NMOSデバイスでは駆動電流が最大13%低下し、PMOSデバイスでは駆動電流が-11%から+7%の変動を示した。またフィン間間隔にも影響が認められた。 これらの効果の主因は応力変調であり、特にエピタキシャル成長したソース/ドレイン領域の体積と形状の変化によるものである。これらの知見は、FinFET性能における機械的応力の重要な役割を浮き彫りにするとともに、ばらつきを最小化しデバイスパラメトリック目標を最適化するためのピッチ制御の重要性を強調している。
キーワード: FinFET、7nm技術、TCAD、ポリピッチ、フィンピッチ、機械的応力、トランジスタ性能
以下のフォームに記入して論文をダウンロードしてください：
本情報をダウンロードすることにより、PDF Solutions, Inc.が、本情報に記載された私の情報を、製品やサービスに関する連絡に使用することに同意します。これは、以前にそのような連絡の配信停止を申し出た場合でも適用されます。当社のプライバシー慣行およびお客様のプライバシー保護への取り組みに関する詳細は、当社のプライバシーポリシーをご確認ください。