초록: CMOS 트랜지스터가 나노미터 수준의 미세 구조로 축소됨에 따라 트랜지스터 특성 변동성이 증가하고 있다. 이러한 트랜지스터 변동성의 증가는 축소 기술의 비용 효율적 활용에 심각한 도전 과제를 제기한다. 이 문제를 해결하기 위해서는 변동성 특성화, 최소화 및 완화를 위한 포괄적이고 효율적인 접근법이 필요하다. 본 논문은 트랜지스터 특성의 다양한 유형의 변동성을 특성화하기 위한 효율적인 인프라를 설명한다. 90nm, 65nm, 45nm 공정 노드에서 여러 기술에 이 인프라를 적용하여 얻은 결과 샘플을 제시한다. 이어서 본 논문은 관찰된 변동성이 시스템 온 칩 설계에 사용되는 SRAM, 아날로그 및 디지털 회로 블록에 미치는 영향을 설명한다. 트랜지스터 변동을 최소화하고 제품 성능 및 수율에 미치는 영향을 완화하기 위한 다양한 접근법도 함께 기술한다.
키워드: 장치 변동성, 전기적 특성 분석, CV, 특성 분석 차량, 수율, DFM, CMOS 기술, 제조 가능성 설계