摘要：电气特性表征仍是集成电路技术开发与制造的关键环节。接触链作为诊断测试结构的重要组成部分，已在多代硅工艺中广泛应用。然而在FinFET等三维器件的新技术中，此类测试结构的实现面临挑战。 此类器件的活性区接触本质上依赖于外延凸源/漏结构的架构，且需具备晶体管栅极以设定接触环境方能实现准确表征。本文提出一种新型测试结构——栅控接触链，专为FinFET技术中的接触工艺表征而开发。 与简单接触链不同，每种结构包含一系列共用栅极电极的活性器件，用于开启晶体管链以测量链电阻。为区分由接触开路或其他机制（如阈值电压极高的不良晶体管）导致的链故障，在多种测试条件下进行了系列测量与分析。 为突破接触链尺寸限制并实现更大接触样本的数据采集，我们提出将栅控链集成于可寻址阵列中，从而提升其密度与故障率可观测性。最后，本文展示了该接触链在FinFET工艺中检测到的电气故障模式实例。
关键词：电气特性分析、CV、特性分析车、良率、pdFasTest、FinFET、CMOS技术