이번 팟캐스트 에피소드에서는 7나노미터 FinFET 트랜지스터에서 제조 공정과 응력 관련 국소 레이아웃 효과 간의 중요한 관계를 살펴봅니다. 진행자들은 제조 과정에서 게이트 절단 시점이 트랜지스터 성능에 얼마나 큰 영향을 미치는지 논의하며, 특히 ‘게이트 컷 퍼스트(gate cut first)’ 방식이 응력 변동성에 가장 민감하다고 설명합니다. 또한 PMOS 소자가 미세한 변화에 얼마나 취약한지 분석하는데, 불과 몇 옹스트롬 정도의 미세한 변동만으로도 성능이 7%나 저하될 수 있다고 지적합니다. 또한 실리콘-게르마늄 에피택셜 성장 과정이 유익한 압축 응력을 생성하지만, 이는 구조가 적절한 기계적 지지력을 유지할 때에만 가능하다는 점도 다룹니다. 놀랍게도, 칩을 더 높은 온도에서 작동시키면 열 포논 산란으로 인해 응력 민감도가 실제로 감소한다는 사실도 밝혀집니다. 이 에피소드는 반도체 산업이 TCAD(기술 컴퓨터 지원 설계) 시뮬레이션을 활용해 제조 공정을 예측하고 최적화함으로써, 고가의 정밀 장비에 대한 투자 대상을 결정하는 ‘설계-기술 공동 최적화(Design Technology Co-Optimization)’ 전략을 가능하게 한다는 점을 강조합니다. 또한 이 논의는 이러한 미시적 물리 원리를 블랙웰(Blackwell) 및 호퍼(Hopper)와 같은 엔비디아(NVIDIA)의 첨단 GPU 아키텍처에 적용하여, 원자 수준의 엔지니어링이 어떻게 현대적인 AI 플랫폼을 가능하게 하는지 보여줍니다.