本稿では、半導体業界が「ムーアの法則」と「デナードの法則」による黄金時代から、今日の複雑な3D FinFET技術へとどのように移行してきたかを詳しく解説します。 本稿では、従来の平面型トランジスタの微細化が物理的な限界に達したため、エンジニアがゲートをチャネルに3次元的に巻き付ける垂直型「フィン」構造を構築せざるを得なくなった経緯を明らかにします。しかし、この転換により、隣接する素子からの機械的応力がトランジスタの性能に重大な影響を与えるという新たな課題が生じ、チップレイアウトは単なる設計図ではなく、デバイス物理学の重要な要素となりました。 本対談では、拡散断層やゲートカットに起因する局所的なレイアウト効果が、最大12%の性能変動を引き起こし、特にPMOSトランジスタに深刻な影響を与える実態を検証しています。実際の7ナノメートルチップ上の3万個のテストデバイスから得られたデータを用いた分析により、これらの微視的な機械的力が、NVIDIAのHopperやBlackwellシステムのような最新のAIスーパーコンピュータに直接的な影響を及ぼしていることが示されています。これらのシステムでは、最適な性能を発揮するために数十億個のトランジスタが完璧に連携して動作する必要があります。