隨著半導體製程持續朝更小的節點推進，理解光刻偏差所造成的細微影響，已成為優化元件性能的關鍵。PDF Solutions 與布雷西亞大學*的研究人員近期發表於《IEEE》的一篇論文指出，柵極與鰭間距看似微小的變化，會透過機械應力調變對電晶體性能產生顯著影響；在 7 奈米 FinFET 技術中，驅動電流的波動幅度甚至可達 13%。
挑戰：圖案變異性與應力工程的交會
現代 FinFET 元件在提升效能方面，高度依賴機械應力。
PMOS 電晶體利用 SiGe 源極／漏極區域引入壓縮應力，以提升空穴遷移率；而 NMOS 元件則可能受益於整體製程與元件架構所引入的拉伸應變成分。
然而，儘管用於閘極的「自對準雙重圖案化」（SADP）以及用於鰭片的「自對準四重圖案化」（SAQP）等先進圖案化技術在控制關鍵尺寸方面表現優異，卻會導致結構間距產生變異。
這種間距的變異性會直接影響外延生長之源極／漏極區域的體積與形貌，進而調控通道應力，並最終影響載流子遷移率與驅動電流。
主要發現：多重音高效應
研究團隊設計了專用的測試結構，系統性地改變聚合物間距（±7%）與鰭片間距（±10%），以隔離並量化這些效應。
PMOS 元件對多晶間距的變化展現出最直接的反應：
- 在測試範圍內，驅動電流以線性方式在 -11% 至 +7% 之間變化
- 增大聚合物間距可增加 SiGe 的應力源體積，從而增強縱向壓縮應力
- 主要機制是通道中受應力增強的空穴移動度
NMOS 元件展現出更為複雜的次線性行為：
- 績效變動幅度介於 -13% 至 +5% 之間
- 這種效應主要源自鎢接觸填充，而非外延生長
- 垂直應力分量與縱向應力分量部分相互抵銷
重要的是，研究團隊透過嚴謹的 Y 函數去嵌入分析確認，雖然寄生電阻會隨間距產生顯著變化（PMOS 最高可達 +30%），但性能變化的主要驅動因素是通道內在移動度的調變，而非寄生效應。
鰭尖衝擊：規模較小，但仍具重要性
鰭間距的變化所產生的影響較為溫和，但仍可測量：
- NMOS：當鰭間距變化為 ±7% 時，電流變化為 ±2%
- PMOS：在相同音高範圍內，波動幅度為 ±1%
鑑於 PMOS 元件採用 SiGe 應力源，其受影響程度較小這一點，在直覺上似乎有些出人意料。箇中原因在於相互抵銷的應力成分：隨著鰭間距增大，有利的垂直應力改善效果會被縱向應力的減弱所抵消。
「步幅行走」問題
SAQP 圖案形成過程本身引發了一項引人入勝的複雜現象。芯軸的圓度偏差會產生一種稱為「間距漂移」的現象，即在總共四個節距的寬度保持不變的情況下，相鄰鰭片之間的間距會發生變化。這對 4 鰭片元件的影響因其在鰭片陣列中的對齊位置而異，從而產生三種截然不同的敏感度模式，設計人員必須將其納入考量。
TCAD 驗證與物理機制
這項研究的優勢在於，它將矽晶片測量結果與利用 Synopsys Sentaurus 進行的全面性 3D TCAD 模擬相結合。這些模擬包括：
- 基於晶格動能蒙特卡洛法的外延生長建模
- 考量晶格失配的熱機械應力計算
- 鎢接觸層沉積所產生的熱膨脹效應
- 應力依賴性移動性建模
模擬結果與實測數據之間高度吻合，這不僅驗證了相關的物理理解，也為設計優化提供了預測框架。
對設計與製造的啟示
這些研究結果具有以下幾項實際意義：
- 嚴格的間距控制至關重要：觀察到聚酯間距變化會導致 13% 的性能波動，這將對產品性能產生顯著影響，因此嚴格的製程控制至關重要。
- 必須對佈局相關效應進行建模：標準電晶體庫和設計工具必須將這些與應力相關的佈局依賴性納入考量。
- 元件放置位置至關重要：在 4 鰭式元件中，相對於 SAQP 芯軸的對齊方式會產生取決於放置位置的敏感性，進而影響匹配效果與變異性。
- 不同裝置類型具有不同的靈敏度：PMOS 對多晶線間距的敏感度較高，而 NMOS 則更受鰭間距的影響——設計人員可策略性地運用這項知識。
展望未來：關於「全柵極」的考量
雖然這項研究聚焦於體式 FinFET，但作者指出，該方法論應可延伸至下一代全周柵極（GAA）奈米片電晶體，儘管屆時將需要進行廣泛的重新校準。GAA 結構在根本上有所不同——採用的是分離的奈米片而非連續的鰭片——這會產生更複雜的應變耦合機制以及不同的應力傳播路徑。
結論
這項全面性研究表明，機械應力調控仍是影響先進 CMOS 效能的關鍵因素——儘管這一點有時未被充分重視。隨著產業持續微縮，要達成效能目標並將變異性降至最低，理解並控制這些由佈局引起的應力效應便變得愈發重要。
對製程工程師而言，訊息很明確：聚合物間距的控制應與關鍵尺寸控制同等重要。對設計人員而言：佈局的重要性已達前所未有的程度，而在先進製程節點上，考量應力的設計做法已不再是可有可無的選項。
*由 Angelo Rossoni、Tomasz Brozek 及 Zsolt M. Kovacs-Vajna 合著的完整研究論文《柵極與鰭片間距變化對應力調製及 FinFET 電晶體性能的影響》，已發表於《IEEE 電子裝置學報》