在本系列的第一篇文章中，我介紹了核心問題：在先進的 CMOS 製程技術中，電晶體的行為不再僅由名義尺寸決定。周圍的佈局也至關重要。 鄰近結構、局部幾何形狀以及製程相關的應力場，皆可能擾動通道並產生稱為「局部佈局效應」（LLEs）的系統性變異。在現代 FinFET 製程節點中，這些效應已成為影響變異性、緊湊建模、DTCO 以及良率導向設計的重要因素。
這自然引發了一個更棘手的問題：究竟該如何在矽晶片上實際測量佈局相關效應（LLEs）？如果兩個電晶體在電學特性上有所不同，該如何判斷原因究竟是局部應力、閘極邊緣鄰近效應、寄生電阻、製程波動，還是單純的測量雜訊？換言之，該如何將佈局背景的影響隔離出來，同時避免将其與先進製程節點內發生的其他所有因素混為一談？
答案要從實驗設計說起。這項研究依賴於採用商用 7 奈米 FinFET 製程製造的高密度特性分析晶片，其中包含超過 30,000 個被測裝置（DUT）。這些裝置排列於經過精心設計的模組中，旨在隔離特定的佈局相關機制。 整體方法論結合了實驗設計（DOE）策略、佈局控制的測試結構、自動化電學特性分析，以及統計上穩健的數據分析。其目標不僅是測量大量元件，更是要分離各 LLE 的貢獻，以便日後能進行建模與預測。
本文將聚焦於該實驗方法論：晶片的組織方式、為何選擇特定的電學觀測量、DOE（設計操作實驗）的建構方式，以及如何規劃測量流程，以區分真正的佈局驅動行為與背景變異性。
1. 為何要將變異性隔離出來如此困難？
實驗上要研究局部佈局效應相當困難，因為在前沿製程節點中，電晶體的變異性絕非僅由單一機制所造成。 在實際的 FinFET 技術中，電學特性可能受到應力、光刻交互作用、局部圖案密度、阱區鄰近效應、摻雜相關擾動、功函數波動、寄生電阻以及更廣泛的製程波動等因素影響。若目標是孤立某種特定效應（例如擴散中斷的鄰近效應或閘極切口配置），則必須設計實驗流程，使與佈局相關的貢獻得以顯現，而不被其他因素所掩蓋。
正因如此，此測量策略是以「受控差異化」為基礎：每次僅變更一項佈局屬性，盡可能維持周邊條件的穩定性，在晶片上複製相同結構，並透過統計彙總來揭示系統性趨勢。其目標不僅是觀察變異，更是要將其分解。
這點對於與應力相關的局部電學效應（LLEs）而言尤為重要。機械應力在電學測量中並無法直接觀察到，必須透過在受控且可重複的條件下，當局部幾何形狀發生變化時，裝置參數的變化來推斷。因此，實驗設計的重要性與電學測量本身同樣關鍵。
2. 測試晶片是怎麼設計的，才能隔離特定效應？
該特性分析平台是一款採用商用 7 奈米 FinFET 技術製程的高密度測試晶片，擁有超過 30,000 個分布於專用結構中的被測裝置（DUT）。這種規模至關重要。若目標是隔離細微但系統性的佈局效應，那麼僅靠少數幾個裝置是遠遠不夠的。 您需要足夠的複製數量以比較多種佈局情境、足夠的控制能力以維持具意義的局部環境，以及足夠的統計深度，才能區分確定性行為與隨機波動。
因此，該晶片採用了模組化特性分析策略進行規劃。與其試圖一次測量所有可能的變異來源，不如將佈局劃分為專門針對特定 LLE 類別的獨立模組。 為探究擴散中斷鄰近效應、閘極切割鄰近效應、阱或 p–n 界面的影響、鰭間距以及多晶間距，分別建構了獨立的模組。這種模組化設計是該方法論最突出的特點之一，因為它允許在考量更複雜的交互作用之前，先相對獨立地檢視每種機制。
為了確保結構之間的比較仍具意義，我們仔細控制了被測裝置（DUT）周圍的局部環境。其目的並非模仿任意的產品佈局，而是建立具有代表性且可重複的局部環境，以便在其中改變單一幾何參數，並觀察其對電學特性的影響。此原則正是整個方法論的核心。
3. 實驗設計（DOE）扮演什麼角色？
量測流程的核心在於一種能考量佈局因素的實驗設計（DOE）。其指導原則很簡單：若懷疑某個特定的佈局特徵會影響電晶體的行為，則必須在盡可能保持當地環境其他條件不變的情況下，以受控的方式改變該特徵。在實務上，這意味著設計一系列結構族，其中僅改變一個幾何參數，而周圍條件則保持不變。
該方法被用於將主要的佈局相關機制劃分為較小且易於處理的子問題。研究人員開發了專用的模組，用以探究當裝置位於擴散中斷處附近、閘極切口附近，或在不同的鰭間距與多晶間距條件下時，其響應行為。 透過比較僅在單一目標特徵上有所不同的被測裝置（DUT），此方法學使得我們能夠將電流、閾值電壓或亞閾值行為的變化歸因於特定的幾何原因，而非未受控的背景變異。
複製機制從一開始便已內建。相同的設計理念貫穿各類裝置類型與閾值電壓規格，這不僅使我們能夠識別某種效應的存在，更能理解該效應在多大程度上取決於裝置極性與工作模式。這正是數據明確顯示 p 型裝置對應力相關佈局擾動的敏感度，遠高於 n 型裝置的原因之一。
4. 為何線性區域電流是最佳的應力監測器？
當目標是監測與應力相關的變異性時，並非所有電晶體參數的實用性都相同。 研究特別著重於由 Id-Vgd 測量所得的電學量，尤其是在線性工作區間。此選擇具有物理依據：載流子遷移率對機械應力極為敏感，而在線性區間內，漏極電流能比深飽和區間更直接且更易於透過分析來反映與遷移率相關的變化——因為在深飽和區間中，速度飽和及其他非線性效應所扮演的角色更為重要。
正因如此，線性區域漏極電流被用作應力監測的主要觀測量之一。它在物理可解釋性、降低寄生效應敏感度以及測量穩定性之間，達成了有益的平衡。從實際應用角度來看，它成為了電學數據與後續基於局部應力及移動度擾動的物理詮釋之間的實驗橋樑。
儘管如此，特性分析流程仍採用了一組更廣泛的參數。測量工作分別在線性與飽和條件下進行，所提取的指標包括 Ioff、Ion、Vt、亞閾值擺幅，以及其他與電流和電阻相關的數值。這組更豐富的參數至關重要，因為並非所有 LLE 機制都會以相同的方式表現出來：有些主要會擾動遷移率，有些會改變閾值電壓，還有一些則會以更間接的方式改變寄生效應或短通道行為。
5. 測試架構同樣重要：為何 PMA 是正確的選擇？
該方法不僅取決於裝置的佈局，也取決於用於存取這些裝置的測量結構設計。研究評估了多種測試基礎設施形式，包括單墊片結構、被動陣列、主動陣列以及被動匹配陣列（PMA）。其中，PMA 因在面積效率、測量精度與可靠性方面提供了最佳的綜合表現，因而成為首選方案。
這個選擇的重要性可能超出表面所見。在先進製程節點的特性分析中，用於測試的結構本身就是方法論的一部分。佔用過多面積的結構會減少晶片上可容納的有效重複樣本數量；而電氣雜訊過大的結構則會削弱結果的統計品質。 若結構無法維持受控的局部環境，將使觀察到的偏移更難歸因於特定的 LLE 機制。最終選用 PMA，是因為它能對置於不同佈局情境中、名義上相似的元件，進行更穩健且可擴展的比較。
PMA 框架還支援比較性測量，這對於 LLE 分析特別有用。當將一個被測裝置（DUT）直接與一個僅在單一佈局特徵上有所不同的、幾乎完全相同的參考樣本進行比較時，通常更容易識別這些效應。這種比較邏輯貫穿整個方法論。
6. 為何自動化高速特性分析至關重要？
一旦晶片和多元素光柵（DOE）的規格確定後，便會面臨另一項挑戰：規模問題。一款擁有超過 30,000 個元件的測試晶片，若採用手動工作流程，將無法有效進行特性分析。因此，本次測量計畫採用自動化高速參數測試，並運用包含 pdFasTest®（用於電學數據擷取）及 Exensio®（用於自動化數據匯入與分析）在內的工業級基礎設施。此舉使特性分析流程從孤立的測量轉變為結構化且可重複的數據處理管道。
這些測量是基於在線性與飽和區域所收集的 Id-Vgs 掃描數據，並據此萃取出關鍵的電學參數。 隨後的分析流程將測量結果與佈局描述符及空間資訊結合，從而生成 CDF、晶圓圖及參數報告。這一點至關重要，因為 LLE 特性分析必須同時回答兩個問題：局部幾何效應為何？以及相較於更廣泛的晶圓級或製程級變異性，該效應的幅度有多大？
自動化萃取技術也使得我們能夠以一致的方式評估數千種相關結構。當某些研究中的效應幅度僅有百分之幾時，這種一致性便顯得至關重要。若缺乏標準化的數據擷取與報告流程，將難以判斷微小的趨勢究竟具有物理意義，抑或僅是分析不一致所導致的結果。
7. 如何確保統計上的穩健性？
該方法論最突出的特點之一，在於其設計時便已將統計穩健性納入考量。裝置參數的分析採用中位數進行，而在各項實驗中，漏極電流的觀測標準差始終維持在約 1.3% 以下，閾值電壓與亞閾值擺幅的觀測標準差則均低於約 1.6%。這些數值至關重要，因為它們界定了用以檢測系統性 LLE 偏移的背景噪聲底限。
這正是為何我們能夠對數個百分點的佈局誘導效應提出可信的論點，而在某些佈局特徵附近的 p 型元件中，此效應甚至可超過 10%。一旦量化並控制了背景變異性，所觀測到的偏移便可被解讀為物理訊號，而非零星的散點。此方法論的優勢不僅在於測量了大量元件，更在於以符合統計學規範的方式進行測量。
這種對中位數、重複實驗及受控比較所做的強調，對於後續的建模工作同樣至關重要。預測性 TCAD 或緊湊模型框架的優劣，取決於用於校準該模型的數據品質。若實驗基準資料存在雜訊或結構欠佳，模型雖看似吻合，卻仍可能缺乏物理上的可信度。本次的測量方法正是專門設計來避免這種陷阱的。
8. 測量結果如何有助於物理詮釋？
此方法論的一大優勢在於，它不僅止於電學觀測。整個特性分析流程從一開始便設計為能支援物理詮釋及後續的模型校正。正因如此，測試結構的選擇不僅著重於電學可讀性，同時也考量其與基於 3D TCAD 的應力模擬的相容性。實驗層面與建模層面皆經精心設計，以達成相互支援之效。
這一點至關重要。純粹的實證測量研究或許能告訴你某種佈局比另一種表現更好或更差，但未必能說明 原因為何。相較之下，本文所建立的方法論旨在將矽片上觀測到的電學趨勢，與具有物理意義的變量（例如應力張量分量、遷移率擾動以及依賴幾何形狀的製程交互作用）建立關聯。這正是日後能夠超越單純的觀測、邁向預測的關鍵所在。
這也是為何主要特徵化目標——尤其是「擴散中斷」與「閘極切斷」效應——經過如此謹慎的篩選。這些並非隨意的佈局特徵，而是恰恰屬於那種能在先進 FinFET 整合中改變局部應力邊界條件的結構，因此能在佈局、製程與可測量的電氣行為之間建立直接的連結。
9. 這項實驗方法最終實現了什麼？
此實驗框架最終促成了幾項重要成果。首先，它提供了一種結構化的方法，用以區分矽片上各 LLE 的貢獻。其次，它產出了足夠穩健的數據，足以支援 3D TCAD 的校準與驗證。第三，它建立了一條從佈局幾何到電氣靈敏度的實用路徑，這與 PDK 開發、DTCO 以及製程優化直接相關。
這是整個方法論中最寶貴的面向之一：該方法論不僅在學術上嚴謹，在產業應用上也極具價值。其設計旨在解答實際技術開發流程中至關重要的問題：哪些佈局特徵會產生有害的應力擾動？哪些元件最容易受到影響？偏移量有多大？在產品設計定案之前能否預測其行為？而這些預測能否轉化為可供設計師與技術人員參考的實用指引？
從這個角度來看，特性分析方法不僅是實驗的基礎，更是讓後續建模與詮釋具有可信度的關鍵。若缺乏一種能可靠地將矽晶片上的低能級（LLEs）隔離出來的方法，任何預測性建模的嘗試都將僅止於推測。
結論
如果本系列的第一篇文章探討了為何與應力相關的局部佈局效應（LLE）至關重要，那麼這篇第二篇文章則將探討如何以有意義的方式測量這些效應。 關鍵訊息在於：在先進 FinFET 製程節點中，LLE 的特性分析不能僅依賴臨時性的電晶體測量。這需要一套專用的實驗架構：一個規模龐大且結構精細的測試晶片、一次僅變更一項佈局特徵的實驗設計（DOE）、穩健的電學觀測量、自動化分析，以及足夠的統計嚴謹性，以區分真正的系統性效應與背景變異性。
這套組合——包含超過 30,000 個被測裝置（DUT）、模組化且考量佈局因素的結構、高速參數測試，以及經統計控制的提取流程——為理解 7 奈米 FinFET 技術中的應力相關臨界電壓（LLEs）奠定了堅實的基礎。
一旦建立了這項實驗基礎，接下來的問題便不可避免：該如何將這些矽材料觀測結果轉化為一個物理性且具預測能力的模型？這正是 TCAD 派上用場之處。
接下來會發生什麼
在下一篇文章中，我們將從實驗表徵轉向模型建構：說明如何建立並校準 3D TCAD 框架以重現測量到的行為、如何萃取局部應力張量，以及如何將佈局所致應力對電學特性造成的影響轉化為預測性建模流程。